



Trabajo Práctico N°3

Conversores

22.05 - Análisis de Señales y Sistemas Digitales

Grupo N°1

Titular de cátedra: Ing. Jacoby, Daniel Andrés
Adjunto: Ing. Paura Bersán, Martín

Legajo N°	Alumnos
61427	Gonzalo Ezequiel Linares
61431	Nicolás Bustelo
61467	Damián Ezequiel Sergi
61885	Agustín Luis Gullino
62012	Santiago Feldman

23/06/2023

Índice

1. Conversores Clásicos	2
2. Conversor Sigma Delta	5
3. Modulador Delta	6
4. Conversor SAR	7
A. Anexo	12

1. Conversores Clásicos

El circuito fue diseñado para convertir una señal de -2.5V a 2.5V a 8 bits y convertir esos bit de nuevo a una señal analógica de 0V a 5V . El circuito se puede ver en apéndice A y se conforma principalmente por un DAC0800 y un ADC0808, dos etapas que generan clocks, basadas en la oscilación de un 555, y un pulsador para poder hacer un pulso simple por un usuario. No se requirió un *S&H* ya que para la frecuencia de clock de 1MHz , se tenía un tiempo de $70\mu\text{s}$ de conversión y con una entrada con señales con un periodo mayor a 30ms , se desprecia lo que puede cambiar la señal en ese tiempo. El tiempo de conversión se consiguió tomando la medición en modo *free running* del End of Conversion “EOC” y se puede analizar en la Figura 2.




Figura 1: PCB.




Figura 2: EOC con una frecuencia de clock de 1MHz .

Primero se analizó el correcto funcionamiento tomando 13 valores de continua, analizando la salida del conversor y se confeccionó la siguiente tabla. Como se puede ver, los resultados fueron satisfactorios teniendo en cuenta que la conversión genera el offset de +2.5V.

$V_i[V]$	$V_{adc}[Binario]$	$V_{dac}[V]$
-2,5	00000000	-0,02
-2,2	00001110	0,27
-2	00011001	0,47
-1,5	00110011	0,97
-1	01001100	1,47
-0,5	01100110	1,99
0	10000000	2,49
0,5	10011001	2,99
1	10110011	3,51
1,5	11001101	4,01
2	11100110	4,51
2,2	11110001	4,72
2,5	11111111	4,98

Tabla 1: Mediciones con señales de continua

A continuación se pueden visualizar diferentes mediciones de señales senoidales a diferentes frecuencias todas con el mismo tiempo de conversión. Se puede ver como a medida que aumentamos la frecuencia de la señal a muestrear, la salida se ve afectada por el conversor.




Figura 3: Conversión de un seno de 100 Hz.




Figura 4: Señales senoidales de diferente frecuencia.

Es notable en esta imagen como aumentando al doble la frecuencia empeora prácticamente al doble también el error de cuantización, dado que puede verse que donde en la señal de 500Hz “entran 2 escalones” en la señal de 1KHz solo entra uno.




Figura 5: Conversión de una señal triangular de 100 Hz.




Figura 6: Conversión de una señal cuadrada de 100 Hz.

Es notable que prácticamente no existe diferencia entre la entrada y salida en cada caso, dada la aceptablemente baja frecuencia de la señal y la resolución de la imagen que apenas permite ver la cuantización de la señal.

2. Conversor Sigma Delta

El conversor implementado está basado en el diagrama en bloques de la [Figura 7](#).





Figura 7: Diagrama en bloques del conversor Sigma-Delta


Lo realizado en el programa es la transferencia entre $x'(n)$ e $y(n)$. El integrador digital se realizó como un acumulador que retiene el último dato a la salida del mismo y suma el siguiente entrante. Por otro lado, el cuantizador de 1 bit se realizó con un comparador con 0. El DAC por su parte también es de 1 bit y únicamente entrega a la salida $+V_{ref}$ o $-V_{ref}$ dependiendo de si la señal anterior es 0 o 1.

El decimador se compone de un promediador entre los 8 bits de salida (2^8 posibles valores), que a continuación se convierte mediante V_{ref} en la tensión original de la entrada.

Una implementación práctica del mismo podría ser utilizando un contador y reiniciándolo cada vez que llega a la cantidad de bits que se promedian. La salida de ese contador podrían ser, para el caso de 8 bits, los correspondientes a la salida del contador. Un ejemplo de lo que se obtendría se encuentra en la [Figura 8](#).



(a) Señal a la salida del decimador.



(b) Señal a la salida del decimador con zoom.

Figura 8: Señal de salida del conversor sigma delta.

Gonza ya funca el noise shaping

3. Modulador Delta

En esta sección se realizó la simulación de un circuito que implementa un modulador delta, en el cual se hizo uso de un comparador, un DAC para realizar la cuantización y un contador de 8 bits como integrador. A la salida de DAC se agregó un inversor y a la salida de este, denominada como *OUT*, se encuentra un integrador para recuperar la señal de entrada. El circuito final se encuentra en la [Figura 9](#) y su salida frente a una señal senoidal de baja frecuencia se encuentra en la [Figura 10](#).




Figura 9: Esquemático del circuito del modulador Δ simulado en Proteus.

Para el caso de este circuito no fue necesario agregar un *S&H*, ya que el contador mantiene la señal estable a la entrada del conversor. Mientras la frecuencia de la señal de entrada no supere el tiempo de propagación entre la lógica de entrada del contador y la salida del DAC, el circuito podrá funcionar correctamente. De lo contrario se generaran distorsiones. En caso de ser necesario, es posible aumentar la velocidad del *clock* del contador. Esto último está limitado por el tiempo de establecimiento del conversor digital-analógico.




Figura 10: Señales de entrada y salida del modulador Δ simulado en Proteus.

Para este tipo de conversores es necesario 1 ciclo de *clock* por cada conversión luego de que la señal haya alcanzado los niveles de tensión de la señal de entrada.

Es notable en la **Figura 10** como la señal de salida comienza en cero (ya que el contador comienza en cero) y entonces empieza a subir rápidamente hasta llegar a la tensión necesaria, lo cual sucede por la realimentación del circuito. Este tiempo de llegar a la señal es completamente dependiente de la frecuencia.

4. Conversor SAR

Se implementó el conversor analógico digital por aproximaciones sucesivas que se muestra en la [Figura 11](#).




Figura 11: Diagrama en bloques del ADC utilizando un SAR.

El registro de aproximaciones sucesivas (SAR) realiza una búsqueda binaria para converger a la

señal. Al comenzar la conversión, el bit más significativo a la salida del SAR se setea en 1 y el resto en 0. La salida binaria de 8 bits es convertida a analógica al ingresar al DAC mediante la expresión:

$$V_{DAC} = V_{ref} \left(\frac{b_7}{2} + \frac{b_6}{4} + \frac{b_5}{8} + \frac{b_4}{16} + \frac{b_3}{32} + \frac{b_2}{64} + \frac{b_1}{128} + \frac{b_0}{256} \right) \quad (1)$$

Esta señal es comparada con la señal del Sample & Hold, que mantiene la tensión V_{in} (la tensión de la señal analógica de entrada) fija durante el tiempo de conversión de analógica a digital de la señal. Si $V_{DAC} > V_{in}$, el bit que se encontraba en 1 pasa a valer 0 y se analiza el próximo bit, que se setea en 1. Si $V_{DAC} < V_{in}$, se mantiene el bit en 1 y se analiza el próximo bit, seteándolo a 1. El proceso se repite hasta llegar al bit menos significativo, en donde el SAR habrá aproximado la señal analógica con la mayor precisión posible. Conceptualmente, el SAR divide las tensiones a la mitad (inicialmente, $[0; V_{ref}/2]$ y $[V_{ref}/2; V_{ref}]$), verifica en qué intervalo se encuentra la señal a la salida del Sample & Hold y luego repite el proceso para dicha mitad. Téngase en cuenta para la implementación que, necesariamente, V_{ref} debe ser mayor a V_{in} . La señal EOC (End Of Conversion) avisa que la conversión finalizó y le indica al S&H que debe volver a muestrear.

Si se quisiera asegurar un correcto funcionamiento del circuito ante oscilaciones o ruido en el comparador, para un DAC de 8 bits se debería contar con una histéresis igual a $V_{ref}/256$. Al utilizar un modelo de conversor genérico, el error de fondo de escala resulta despreciable, por lo que no es necesario que el comparador tenga histéresis, ya que tanto la señal de salida del Sample & Hold como la del DAC son muy estables.

El circuito implementado se muestra en la [Figura 12](#). Se utilizó un Sample & Hold LF398-N; los modelos del comparador y el DAC son modelos genéricos de Proteus. El SAR se implementó siguiendo la lógica de control propuesta por T. O. Anderson¹ y utilizando flip-flops tipo D CD4013.




Figura 12: Esquemático del ADC implementado.

El SAR consiste en 8 flip-flops en cascada (desde U1:A hasta U4:B) que shiftean un 1 en cada pulso de clock. Los últimos dos flip-flops de la cascada son para enviar la señal EOC al Sample & Hold, el cual tomará una nueva muestra de la señal analógica, y para resetear todos los flip-flops para la próxima conversión. Nótese que al final de la cascada se setea U12:A con un flanco descendiente en $t = 0$ para poner en funcionamiento la lógica. Por otro lado, los flip-flops de la segunda fila están conectados a la salida del comparador. Cada uno se setea en 1 en el flanco de clock correspondiente al bit a analizar de acuerdo a la posición del 1 de la primera fila.

¹T.O. Anderson, "Optimum Control Logic for Successive Approximation Analog-to-Digital Converters", 1972.




Figura 13: Registro de aproximaciones sucesivas (SAR).

De la [Figura 13](#), se observa que cada conversión necesita como mínimo 9 ciclos de clock. Por lo explicado con anterioridad, cada muestreo de la señal se dará al enviar la señal EOC a la salida de U5:A. Por lo tanto, la frecuencia del clock debe ser 9 veces mayor a la frecuencia a la que se desea muestrear. La frecuencia de operación máxima por el circuito está dada por el Sample & Hold: un capacitor de 1nF establece un tiempo de adquisición mínimo de $4\mu s$, lo que equivale a una frecuencia de adquisición máxima de 250kHz; por lo tanto, la frecuencia máxima para un ciclo de clock será de 250kHz. De acuerdo a las datasheets, los flip-flops tienen una frecuencia de clock máxima de 3.5MHz, por lo que no presentan problemas en el rango de operación del circuito.

Para observar el funcionamiento del conversor, se ingresaron señales continuas y senoidales. Se utilizó una $V_{ref} = 10V$. En los gráficos posteriores, la señal verde representa V_{in} , la azul V_{DAC} y la roja, la salida del Sample & Hold. En la [Figura 14](#), se observa la aproximación del conversor a una continua de 6,32V utilizando una $f_{clk} = 2kHz$. Utilizando el algoritmo de búsqueda binaria del SAR descrito anteriormente, se observa que efectivamente V_{DAC} converge al valor esperado (6,32125V). En la [Figura 15](#), se observa la misma señal de entrada con una $f_{clk} = 1Hz$, lo que permite ver la descarga del capacitor de hold. Si bien a 1Hz el capacitor de 1nF no se descarga lo suficiente, debe aumentarse la frecuencia del clock para subir consecuentemente la frecuencia de muestreo y evitar errores en la conversión. La [Figura 16](#) presenta una señal de entrada senoidal de 100Hz con una $f_{clk} = 40kHz$, mientras que la [Figura 17](#) muestra la misma V_{in} con una $f_{clk} = 100kHz$.




Figura 14: Simulación del SAR con $V_{in} = 6,32V$ y $f_{clk} = 2kHz$.



Figura 15: Simulación del SAR con $V_{in} = 6,32V$ y $f_{clk} = 1Hz$.




Figura 16: Simulación del SAR con $V_{in} = 5V + 5V \cdot \sin(2\pi \cdot 100Hz \cdot t)$ y $f_{clk} = 40kHz$.




Figura 17: Simulación del SAR con $V_{in} = 5V + 5V \cdot \sin(2\pi \cdot 100Hz \cdot t)$ y $f_{clk} = 100kHz$.

A. Anexo




Figura 18: Esquemático realizado en Altium.